新闻中心
单片机开发-STM32时钟树的输入与输出
对于初次接触STM32的学习者来说,在熟悉了开发环境的使用之后,往往“栽倒”在同一个问题上,这个问题就是如何
 
理解和掌握时钟树。
 
众所周知,微控制器(处理器)的运行必须要依赖周期性的时钟脉冲,它往往由一个外部晶体振荡器提供时钟输入为始
 
,最终转换为多个外部设备的周期性运作为末,这种时钟“能量”扩散流动的路径,犹如大树的养分通过主干流向各个
 
分支,因此常称之为“时钟树”。在一些传统的低端8位单片机,诸如51、AVR 等单片机,它们也具备自身的一个时钟
树系统,但它们中的绝大部分是不受用户控制的,亦即在单片机上电后,时钟树就固定在某种不可更改的状态。列如,
 
51单片机使用典型的12MHz晶振作为时钟源,则其诸如I/O口、定时器、串口等外设的驱动时钟速率便被系统固定,用户
 
将无法更改此时钟的速率,除非更换晶振。
 
而STM32微控制器的时钟树则是可配置的,其实钟输入源与最终达到外设的时钟速率不再有固定的关系。图1.3是STM32
 
 
微控制器的时钟树。要学会STM32,必须理解时钟树的输入和输入关系。现以图1.3中的圆框数字序号标示的部分所示,
 
说明时钟输入与时钟输入之间的关系,输入至输出之间的路径一可表示为1、2、3、4、5、6、7,当然也可以选择路径二
 
;1、5、6、7。此处以路径一为例,做以下具体分析。
 
1---输入,外部晶振(HSE),可选为2~16MHz。
 
2---第一分频器PLLXTPRE,可以选择1分频或2分频。 
 
3---时钟源选择,开关PLLSRC(PLLentry clock source),我们可以选择其输出,输出为外部高速时钟(HSI)。这里选
择输出为HSE。
 
4---PLL(锁相环),具有倍频功能(输入倍频因子PLLMUL,2~16倍),经过PLL的时钟称为PLLCLK。倍频因子设定为9倍
 
频,也就是说,经过PLL之后,时钟从原来8MHz的HSE变为72MHz的PLLCLK。
 
5---开关SW,经过这个开关之后就是STM32的系统时钟(SYSCLK)了。通过这个开关,可以切换SYSCLK的时钟源,可以选
择为HSI、PLLCLK、HSE。我们选择为PLLCLK时钟,所以SYSCLK就是72MHz了。
 
6---AHB预分频器(分频系数为1~512)。如果选为1,分频系数为1。
 
7---APB2预分频器(分频系数为1,2,4,8,16)。如果选为1,则分频系数为1,所以高速外设APB2(PCLK2)为72MHz。

版权所有:东莞市中创电子科技有限公司| 地址:东莞市塘厦镇第一工业区18号

总部联系电话:0755-29080943 | 传真:0755-29080943

备案号:粤ICP备10212817号-4|邮箱:TWXY@twxy-sz.com

和记平台wx17 com官网